

5 EL MODULO TMR0

El módulo TMR0 es un temporizador/contador de 8 bits con las siguientes características:

- El módulo Temporizador/contador dispone de un registro de 8 bits (TMR0)
- 8 bits de preescaler (compartido con el Watchdog Timer)
- La fuente de reloj puede programarse entre reloj interior o externa.
- Se puede seleccionar el flanco activo del reloj externo
- Interrupción por desbordamiento

5.1. Operaciones con el Timer0

El Timer0 puede utilizarse como un temporizador de 8 bits o como un contador de 8 bits.

5.1.1 Modo Temporizador de 8 bits.

Cuando trabaja como temporizador el módulo TMR0 se incrementa en todos los ciclos de instrucción (sin preescaler).

Para seleccionar el modo temporizador se pone a "0" el bit T0SC del registro OPTION

El modo del cronómetro se selecciona aclarando el T0CS morrió del registro de la OPCIÓN a '0'.


Cuando se escribe TMR0, es incremento se inhibe durante los dos ciclos de instrucción inmediatamente posterior a la escritura.

Nota.- El valor que se escribe en TMR0 puede ajustarse para tener en cuenta los dos ciclos de instrucción de retraso cuando se escribe en el TMR0.

5.1.2 Modo Contador de 8 bits.

Cuando trabaja como contador el módulo Timer0 se incrementa en cada flanco de subida o bajada del pin T0CKI. El flanco de incremento se determina por el bit T0CS del registro OPTION.

Figura 5. 1.- Diagrama de bloques del Preescaler del Timer0/WDT



5.1.3 Preescaler programable por software.

El preescaler solo puede estar disponible para el uso con el Timer0 o con el Watchdog Timer (WDT), no de forma simultánea a la vez. La signación del preescaler se controla por el bit PSA del registro OPTION. Para asignar el preescaler al Timer0, el bit PSA debe ponerse a "0".

Hay 8 opciones de preescaler para el módulo Timer0 que va desde 1:2 a 1:256. Los valores del preescaler se seleccionan por los bit PS<2:0> del registro OPTION.

Para tener un preescaler de 1:1 en el TMR0, el preescaler debe asignarse al módulo WDT. El preescaler no se puede leer ni escribir. Cuando se asigna al TMR0, todas las instrucciones que escriben el registro TMR0 limpian el preescaler.

Cuando el preescaler está asignado al WDT, una instrucción CLRWDT limpia el preescaler junto con el WDT.

5.1.3.1 Cambio del preescaler entre el TMR0 y el módulo WDT

Como resultado de tener el preescaler asignado al TMR0 o al WDT, es posible que se genere un Reset imprevisto al cambiar los valores del preescaler. Al cambiar la asignación de preescaler del Timer0 al WDT, se debe seguir la secuenciación que se muestra en el ejemplo 5-1.

Ejemplo 5. 1.- CAMBIO DE PREESCALER (TMR0→WDT)

```

BANKSEL TMR0      ;
CLRWDT           ;Clear WDT
CLRF TMR0        ;Clear TMR0 and
                 ;prescaler
BANKSEL OPTION_REG ;
BSF OPTION_REG,PSA ;Select WDT
CLRWDT           ;
                 ;
MOVLW b'11111000' ;Mask prescaler
ANDWF OPTION_REG,W ;bits
IORLW b'00000101' ;Set WDT prescaler
MOVWF OPTION_REG ;to 1:32
    
```

Al cambiar la asignación del preescaler del WDT al módulo de Timer0, la secuencia de

las instrucciones que debe ejecutarse en la siguiente (vea Ejemplo 5-2).

Ejemplo 5. 2.- CAMBIO DE PREESCALER (WDT→TMR0)

```

CLRWDT           ;Clear WDT and
                 ;prescaler
BANKSEL OPTION_REG ;
MOVLW b'11110000' ;Mask TMR0 select and
ANDWF OPTION_REG,W ;prescaler bits
IORLW b'00000011' ;Set prescale to 1:16
MOVWF OPTION_REG ;
    
```

5.1.4 Interrupción del TMR0

El Timer0 genera una interrupción cuando el registro TMR0 se desborda y pasa de FFh a 00h. El flag de interrupción T0IF del registro INTCON se pone a "1" cada vez que el TMR0 se desborda, sin tener en cuenta si está o no habilitada la interrupción del TMR0. El bit T0IF debe ponerse a "0" por software. El TMR0 genera la interrupción si está habilitado el bit T0IF =1 del registro INTCON.

Nota.- La interrupción del Timer0 no puede sacar al procesador de un Sleep ya que el temporizador congela cuando entra en el modo de bajo Sleep.

5.1.5 Utilización de Timer0 con reloj externo.

Cuando el TMR0 está trabajando en modo Contador, la sincronización de la entrada T0CKI y el registro Timer 0 se logra mediante el muestreo de la salida de preescaler en la fase Q2 y Q4 de la señal de reloj interna. Por lo tanto, los períodos de tiempo a nivel alto y bajo deben de cumplir con los requisitos que se indican en la sección 17.0 "Especificaciones eléctricas".

REGISTRO OPTION u OPTION_REG (Dirección 81h,181h)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
RBPU	INTED	T0CS	T0SE	PSA	PS2	PS1	PS0
Bit 7						Bit 0	

Legenda:			
R = bit de lectura	W = bit de escritura	U= bit no implementado se lee como "0"	
-n = Valor e POR	'1' = Bit a 1	'0' = bit a 0	x= bit no indeterminado

- Bit 7: **#RBPU**: Resistencia de Pull-up en, el PORTB
 1 = Resistencia de Pull-up desactivada en el PORTB
 0 = Resistencia de Pull-up activada en el PORTB
- bit6 **INTEDG**., Flanco, de control de interrupciones
 1 = Interrupción por flanco ascendente en el pin RB0/INT,
 0 = Interrupción por flanco: descendente en el pin RB0/INT
- bit 5: **T0SC**. Selección del tipo de Reloj para TMR0
 1 = Los pulsos se introducen a través del, pin RA4/TOCK1
 0 = Los Pulsos de reloj internos- Fosc/4
- bit 4: **T0SE**: Tipo de flanco para **TMR0**
 1 = Incremento de TMR0 en cada flanco, descendente por el pin TOCK1
 0 = Incremento de TMR0 en cada flanco ascendente: por el pin TOCK1
- bit 3: **PSA**., Asignación del Preescaler
 1 = El preescaler se le asigna al WDT
 0 = El preescaler se le asigna al TMR0
- bit 2-0: **PS2:PS0**: Rango de actuación del preescaler

PS2	PS1	PS0	Divisor de TMR0	Divisor de WDT
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

TABLE 5-1: SUMMARY OF REGISTERS ASSOCIATED WITH TIMER0

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other Resets
TMR0	Timer0 Module Register								xxxx xxxx	uuuu uuuu
INTCON	GIE	PEIE	T0IE	INTE	RBIE	TOIF	INTF	RBIF	0000 000x	0000 000x
OPTION_REG	RBPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
TRISA	TRISA7	TRISA6	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	1111 1111	1111 1111

Legend: – = Unimplemented locations, read as '0', u = unchanged, x = unknown. Shaded cells are not used by the Timer0 module.

